

PAT-NO: JP407335900A

DOCUMENT-IDENTIFIER: JP 07335900 A

TITLE: SEMICONDUCTOR DEVICE AND ITS FORMING METHOD

PUBN-DATE: December 22, 1995

INVENTOR-INFORMATION:

NAME

TERAMOTO, SATOSHI

ASSIGNEE-INFORMATION:

NAME

SEMICONDUCTOR ENERGY LAB CO LTD

COUNTRY

N/A

APPL-NO: JP06151698

APPL-DATE: June 9, 1994

INT-CL (IPC): H01L029/786, G02F001/136 , H01L021/318

ABSTRACT:

PURPOSE: To prevent hydrogen in an active layer from diffusing into a gate insulating film, by forming a thin film shown by a specific constitutional formula, between the active layer constituted of a silicon film and the gate insulating film formed on the active layer.

CONSTITUTION: An active layer 103 composed of a crystalline silicon film is formed on a silicon nitride film 102 formed on a glass substrate 101, and then a thin film 104 shown by  $\text{SiN}_{x\text{/}y}$  is formed. After a silicon oxide film 105 turning to a gate insulating film 105 is formed, a gate electrode 106 is formed. It is used as a mask, and ions are implanted. A source region 107 and a drain region 109 are formed in a self-alignment manner,

and at the same time, a channel forming region 108 is formed. A source electrode 111 and a drain electrode 112 are formed and a thin film transistor is completed. Since the  $\text{SiN}_{x}$ - $\text{O}_{y}$  film 104 is present between the silicon oxide film 105 and the active layer 103, hydrogen does not diffuse into the gate insulating film 105, and characteristics are not deteriorated.

COPYRIGHT: (C)1995,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-335900

(43)公開日 平成7年(1995)12月22日

(51)Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

F I

技術表示箇所

H 01 L 29/786

G 02 F 1/136

H 01 L 21/318

5 0 0

C

9056-4M

H 01 L 29/78

3 1 1 G

審査請求 未請求 請求項の数12 FD (全10頁)

(21)出願番号

特願平6-151698

(22)出願日

平成6年(1994)6月9日

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 寺本聰


神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(54)【発明の名称】 半導体装置およびその作製方法

(57)【要約】

【目的】 活性層内の水素がゲート絶縁膜中に拡散しない構成を実現する。

【構成】 活性層103の周囲をSiO<sub>x</sub>N<sub>y</sub>で示される薄膜で覆い、活性層103中の水素がゲート絶縁膜104に拡散することを防止する。



1

## 【特許請求の範囲】

【請求項1】 硅素膜で構成された活性層と、該活性層上に形成されたゲート絶縁膜と、を有し、前記ゲート絶縁膜は酸化硅素膜であり、前記活性層と前記ゲート絶縁膜との間には $\text{SiO}_x\text{Ny}$ で示される薄膜が形成されていることを特徴とする半導体装置。

【請求項2】 基板上に形成された $\text{SiO}_x\text{Ny}$ で示される薄膜と、前記薄膜上に形成された硅素膜で構成された活性層と、該活性層上に形成されたゲート絶縁膜と、を有し、前記ゲート絶縁膜は酸化硅素膜であり、前記活性層と前記ゲート絶縁膜の間にも $\text{SiO}_x\text{Ny}$ で示される薄膜が形成されていることを特徴とする半導体装置。

【請求項3】 請求項1または請求項2において、活性層中には、結晶化を助長する金属元素が、 $1 \times 10^{15} \sim 1 \times 10^{19} \text{ cm}^{-3}$ の濃度で含まれているとともに酸素が $2 \times 10^{19} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の濃度で含まれていることを特徴とする半導体装置。

【請求項4】 請求項1または請求項2において、 $\text{SiO}_x\text{Ny}$ で示される薄膜中には、塩素が $1 \times 10^{15} \sim 1 \times 10^{20} \text{ cm}^{-3}$ 含まれていることを特徴とする半導体装置。

【請求項5】 絶縁表面を有する基板上に硅素半導体である活性層を形成する工程と、前記活性層を覆って $\text{SiO}_x\text{Ny}$ で示される薄膜を形成する工程と、前記窒化硅素膜上に酸化硅素膜であるゲート絶縁膜を形成する工程と、を有することを特徴とする半導体装置の作製方法。

【請求項6】 絶縁表面を有する基板上に硅素半導体である活性層を形成する工程と、前記活性層に水素を含有させる工程と、前記活性層を覆って $\text{SiO}_x\text{Ny}$ で示される薄膜を形成する工程と、前記薄膜膜上に酸化硅素膜であるゲート絶縁膜を形成する工程と、を有することを特徴とする半導体装置の作製方法。

【請求項7】 絶縁表面を有する基板上に硅素半導体膜を形成する工程と、前記硅素半導体膜に水素を含有させる工程と、前記硅素半導体膜を用いて活性層を形成する工程と、前記活性層を覆って $\text{SiO}_x\text{Ny}$ で示される薄膜を形成する工程と、前記 $\text{SiO}_x\text{Ny}$ で示される薄膜上に酸化硅素膜であるゲート絶縁膜を形成する工程と、を有することを特徴とする半導体装置の作製方法。

2

【請求項8】 請求項5乃至請求項7において、硅素膜として結晶性を有する硅素膜を用いることを特徴とする半導体装置の作製方法。

【請求項9】 請求項5乃至請求項7において、活性層中には、結晶化を助長する金属元素が、 $1 \times 10^{15} \sim 1 \times 10^{19} \text{ cm}^{-3}$ の濃度で含まれているとともに酸素が $2 \times 10^{19} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の濃度で含まれていることを特徴とする半導体装置。

【請求項10】 請求項5乃至請求項7において、 $\text{SiO}_x\text{Ny}$ で示される薄膜中には、塩素が $1 \times 10^{15} \sim 1 \times 10^{20} \text{ cm}^{-3}$ 含まれていることを特徴とする半導体装置。

【請求項11】 活性層の上面、下面、側面に $\text{SiO}_x\text{Ny}$ で示される薄膜が形成されていることを特徴とする半導体装置。

【請求項12】 活性層中に水素を含ませる工程と、活性層の上面、下面、側面に $\text{SiO}_x\text{Ny}$ で示される薄膜を形成する工程と、を有することを特徴とする半導体装置。

【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本明細書で開示する発明は、薄膜トランジスタ等の薄膜半導体装置の構成およびその作製方法に関する。

## 【0002】

【従来の技術】 液晶ディスプレイに薄膜トランジスタを利用して、高い表示機能を有し、プラウン管にとって代わるような表示装置を得る構成が知られている。これは、アクティブマトリクス型の液晶表示装置と呼ばれるものである。このアクティブマトリクス型の液晶表示装置は、マトリクス状に配置された画素電極のそれぞれに薄膜トランジスタを配置して、高機能表示を行わせるものである。表示機能を高めるには、薄膜トランジスタの特性はできるだけ高いことが必要とされる。

【0003】 このようなアクティブマトリクス型の液晶表示装置に利用される薄膜トランジスタは、ガラス基板上に形成する必要がある点が問題である。即ち、基板としてガラス基板を用いるために、その作製プロセスにおいて、制限を受けてしまうという問題がある。薄膜トランジスタに限らず、半導体装置は、硅素中に不純物を拡散させたり、硅素中の不純物を活性化させたり、硅素の結晶性を向上させたりする必要性から、その作製工程において、高温度（例えば $800 \sim 1000^\circ\text{C}$ 以上）に加熱する必要がある。しかし、ガラス基板に加えることのできる温度は一般に $600^\circ\text{C}$ 程度であり、この温度以下で高性能な半導体装置を作製するには、数々の新しい技術が必要とされる。例えば、非晶質硅素膜にレーザー光を照射して、結晶性を有せしめる技術であるとか、不純物の拡散や活性化にレーザー光の照射を用いる技術である。レーザー光の照射は、ガラス基板に対する熱的な

50

3

ダメージが極めて小さいので、その生産性の低さを許容すれば、極めて有用な技術である。

【0004】図2に従来より公知の薄膜トランジスタ（一般にTFTと称される）の概略の断面図を示す。図2に示すのは、ガラス基板201上に形成された薄膜トランジスタである。202は下地の酸化珪素膜であり、ガラス基板から活性層に不純物が進入しないように機能する。活性層は、ソース領域203、チャネル形成領域204、ドレイン領域205より成る。また活性層上を覆うようにして、ゲート絶縁膜200として酸化珪素膜または窒化珪素膜が形成されている。ゲート電極206は、金属や半導体で構成されている。また素子全体は、酸化珪素膜等の適当な絶縁物で構成された層間絶縁膜207で覆われている。さらにソース領域203からはソース電極208が引き出され、ドレイン領域205からはドレイン電極209が引き出されている。

【0005】ソース領域203、ドレイン領域205、チャネル形成領域204で成る活性層は、結晶性珪素で構成される。結晶性珪素膜は、例えば前述のように非晶質珪素膜をレーザー光の照射によって結晶化したものが用いられる。しかしながら、ガラス基板上に単結晶珪素を形成する技術が現在のところ存在せず、形成される膜は結晶性を有しているとはいながら、欠陥や準位が多く存在する膜質となってしまうのが現状である。珪素膜中の欠陥や準位を減少させるには、水素原子を用いて、欠陥や準位の原因となる珪素のダングリングボンド（不対結合手）を中和する方法が採られる。このことは、活性層が結晶性珪素ではなく、非晶質珪素で構成されている場合であっても同じである。

【0006】このように、ガラス基板上に形成された珪素半導体膜中には、水素を含有させることが必要とされる。しかし、珪素半導体で構成された活性層中に水素を含有させようとする場合、ゲート絶縁膜中に活性層から水素が拡散してしまうという問題がある。一方、図2に示すような構成において、ゲート絶縁膜中に可動イオンが存在することは極めて好ましくない。即ち、ゲート絶縁膜中に可動イオンが存在すると、しきい値の変動やC-V特性にヒステリシスが生じてしまうという問題が生じる。従って、活性層中に水素を含ませることは、一方で有用な方法であるが、他方でゲート絶縁膜中に水素が拡散してしまうという点において不都合が生じる。

#### 【0007】

【発明が解決しようとする課題】本明細書で開示する発明は、半導体装置の構成において、珪素半導体で構成された活性層中に水素を含有させ、その水素が他の領域や他の部分に悪影響を与えない構成を提供することを課題とする。

#### 【0008】

【課題を解決するための手段】本明細書で開示する主要な構成は、珪素膜で構成された活性層と、該活性層上に

4

形成されたゲート絶縁膜と、を有し、前記ゲート絶縁膜は酸化珪素膜であり、前記活性層と前記ゲート絶縁膜との間には、 $\text{SiO}_x\text{Ny}$ で示される薄膜が形成されていことを特徴とする。

【0009】上記構成において、珪素膜としては、非晶質珪素膜、結晶性珪素膜を挙げることができる。結晶性珪素膜としては、多結晶珪素膜、微結晶珪素膜、結晶構造を部分的に含む非晶質珪素膜、結晶構造と非晶質構造とが混在した珪素膜等を挙げができる。

10 【0010】活性層とは、薄膜トランジスタを構成する半導体層のことであり、一般には、一導電型を有するソース／ドレイン領域、チャネル形成領域とから構成される。またこの活性層には、必要に応じて、オフセットゲート領域やライトドープ領域が含まれる。活性層として結晶性の珪素膜を利用した場合には、活性層中に含まれる水素濃度は、0.001～5原子%とすることが望ましい。

【0011】また上記構成において、活性層の下地膜として、窒化珪素膜または酸化珪素膜を採用してもよい。20 また下地膜として、 $\text{SiO}_x\text{Ny}$ で示される薄膜を用いることはさらに効果的である。これは、活性層の下地膜として形成された $\text{SiO}_x\text{Ny}$ で示される薄膜と活性層の上面及び側面に形成された $\text{SiO}_x\text{Ny}$ で示される薄膜とによって、活性層を実質的に覆ってしまう（実際はソース／ドレインのコンタクト領域が存在し完全に活性層が覆われるわけではない）ことにより、活性層に含まれた水素を実質的に閉じ込めてしまう構成を実現することができる。

【0012】また、活性層を構成する珪素膜として、珪素の結晶化を助長する金属元素を含んだ結晶性珪素膜を用いた場合に、上記構成を採用することは有用である。即ち、結晶化を助長する金属元素によって形成された結晶性珪素膜をより電気的特性の高い半導体とするために、水素化した際に、上記構成を採用することで、水素化の効果をさらに高めることができる。勿論、この効果は、活性層に水素のイオン注入等により水素イオンを積極的に含ませた場合に極めて有用である。

30 【0013】上記結晶化を助長する金属元素としては、Ni（ニッケル）を用いた場合にその効果が顕著である。またこの結晶化を助長する金属元素は、多過ぎると珪素半導体としての半導体特性を低下させ（金属の特性に近くなってしまう）、少な過ぎると結晶化を助長する効果が小さくなってしまう。従って、その最適濃度としては、 $1 \times 10^{15} \sim 1 \times 10^{19} \text{ cm}^{-3}$ とすることが好ましい。

40 【0014】上記結晶化を助長する金属元素としては、Ni以外にFe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Ag、Auを用いることができる。この非晶質珪素の結晶化を助長する元素として重要なのは、進入型の原子であるということである。

50

【0015】上記に例挙した金属元素は、加熱処理工程において、珪素膜中に拡散していく。そして、上記の進入型の元素が、拡散していくのと同時に珪素の結晶化が進行していく。即ち、上記進入型の金属は、拡散していく先々でもって触媒的な作用でもって非晶質珪素膜の結晶化を助長する。

【0016】また上記進入型の元素は、珪素膜中に速やかに拡散してしまって、その導入量（添加量）が重要となる。即ち、その導入量が少ないと、結晶化を助長する効果が小さく、良好な結晶性を得ることができない。またその導入量が多過ぎると、珪素の半導体特性が損なわれてしまう。

【0017】従って、非晶質珪素膜への上記金属元素の導入量の最適範囲が重要となる。例えば、上記結晶化を助長する金属元素としてNiを利用する場合、結晶化された珪素膜中における濃度が $1 \times 10^{15} \text{ cm}^{-3}$ 以上となるように非晶質珪素膜中にNi元素を導入を制御することにより、結晶化を助長する効果を得ることができる。また結晶化された珪素膜中におけるNiの濃度が $1 \times 10^{19} \text{ cm}^{-3}$ 以下となるようにNi元素の導入量を制御すれば、半導体特性が阻害されることがないことが判明している。ここでいう濃度とは、SIMS（2次イオン分析法）によって得られる最小値によって定義される。また、上記に挙げたNi以外の金属元素についても、Niと同様の濃度範囲においてその効果を得ることができる。

【0018】上記に例挙した金属元素以外にAlやSnを用いた場合にも、非晶質珪素膜の結晶化を助長させることができる。しかしAlやSnは、珪素と合金を形成してしまい珪素膜中に拡散進入していかない。この場合、結晶化は珪素と合金を形成した部分が結晶核となって、その部分から結晶成長が進行していく。このようにAlやSnを用いた場合には、AlやSnを導入した部分（即ちこれら元素と珪素との合金層）からしか結晶成長が行われないので、前述のNi等の進入型の元素を用いた場合に比較して、その結晶性が一般に悪いという問題がある。例えば、一様に結晶化した結晶性珪素膜を得ることが困難であるという問題がある。さらに合金層の存在がデバイスの作製にさいして障害となる問題、さらには合金層が存在することによってデバイスの信頼性が低下する問題が存在する。

【0019】 $\text{SiO}_x\text{Ny}$ で示される薄膜は、 $x$ 及び $y$ が $0 < x < 2$ 、 $0 < y < 4/3$ であり、その比誘電率が4~6であり、そのバンドギャップが5.3~7.0 eVである。 $\text{SiO}_x\text{Ny}$ で示される薄膜は、ジクロールシラン( $\text{SiH}_2\text{Cl}_2$ )またはアンモニア( $\text{NH}_3$ )と一酸化窒素( $\text{N}_2\text{O}$ )とを用いることで成膜することができる。

【0020】他の発明の主要な構成は、絶縁表面を有する基板上に珪素半導体でなる活性層を形成する工程と、前記活性層を覆って $\text{SiO}_x\text{Ny}$ で示される薄膜を形成

する工程と、前記 $\text{SiO}_x\text{Ny}$ で示される薄膜でなるゲート絶縁膜を形成する工程と、を有することを特徴とする。

【0021】上記構成において、絶縁表面を有する基板としては、ガラス基板、絶縁膜が形成された半導体基板や絶縁膜が形成された導体基板を挙げることができる。

【0022】上記構成において、珪素半導体を形成する工程は、プラズマCVD法や減圧熱CVD法によって非晶質珪素膜を形成する方法、プラズマCVD法や減圧熱

CVD法によって形成された非晶質珪素膜に対して、レーザー光を照射したり、加熱処理を加えたりすることによって、結晶化させる方法、プラズマCVD法や減圧熱CVD法によって形成された非晶質珪素膜をNi等の結晶化を助長する元素の作用により結晶化する方法を挙げることができる。

【0023】他の発明の構成は、絶縁表面を有する基板上に珪素半導体でなる活性層を形成する工程と、前記活性層に水素を含有させる工程と、前記活性層を覆って $\text{SiO}_x\text{Ny}$ で示される薄膜を形成する工程と、前記 $\text{SiO}_x\text{Ny}$ で示される薄膜上に酸化珪素膜でなるゲート絶縁膜を形成する工程と、を有することを特徴とする。

【0024】上記構成において、活性層中に水素を含有させる方法としては、水素イオンの注入、水素雰囲気化での加熱処理、水素プラズマに曝すことによる方法等を挙げることができる。

【0025】この構成においても、珪素膜として、結晶化を助長する触媒元素を用いて結晶性を有せしめた珪素膜を用いることは有用である。

#### 【0026】

【作用】水素を含有した、または水素を含有させた珪素半導体を活性層として用い、該活性層上にゲート絶縁膜を有する構成において、活性層とゲート絶縁膜との間に $\text{SiO}_x\text{Ny}$ で示される薄膜を形成することにより、活性層中の水素がゲート絶縁膜に拡散しない構成とすることができる。そして、電気特性や安定性に優れた薄膜トランジスタを得ることができる。また、 $\text{SiO}_x\text{Ny}$ で示される薄膜をクロールシランやジクロールシランを用いて成膜することにより、膜中に塩素を含ませることができ、この塩素が可動イオンを固定化するように働き、ゲート絶縁膜としての機能と安定性を高めることができる。

【0027】また活性層の下地膜としても $\text{SiO}_x\text{Ny}$ で示される薄膜を用いることにより、実質的に活性層を $\text{SiO}_x\text{Ny}$ で示される薄膜で覆いくるんでしまう構成を実現することができる。そして、活性層中に含ませた水素を活性層に閉じ込めることができ、その効果を高めることができる。また同時に、活性層中の水素が活性層の外に拡散してしまってこれを防ぐことができる。

【0028】 $\text{SiO}_x\text{Ny}$ で示される薄膜は、水素イオンに対するバリア効果があるのみならず、その膜中にお

けるO(酸素)がC-V特性におけるヒステリシスを無くすように作用し、またSiN結合がNaや重金属(FeやNiやCo)イオンのドリフトを防ぐように作用する。

【0029】特に活性層をNi等の金属元素を用いて結晶化させた場合には、活性層中にこの金属元素が含まれているので、活性層の少なくとも上面(ゲート絶縁膜と接する面)をSiO<sub>x</sub>N<sub>y</sub>で示される薄膜で覆うことは極めて有用である。即ち、可動イオンとして機能するNi等の金属元素がゲート絶縁膜に拡散することを防ぐことができる。

### 【0030】

#### 【実施例】

【実施例1】図1に本実施例の作製工程の概要を示す。本実施例に示す薄膜トランジスタは、アクティブ型の液晶表示装置の画素に配置されるスイッチング素子、液晶表示装置の周辺回路を構成するドライバ回路、その他薄膜集積回路に利用することができる。

【0031】本実施例においては、基板101としてガラス基板を用いる。まずガラス基板上に下地膜として窒化珪素膜101を1000Åの厚さにプラズマCVD法で形成する。ここでは、SiH<sub>4</sub>とNH<sub>3</sub>を用いたプラズマCVD法を用いて、窒化珪素膜101の成膜を行う。プラズマCVD法以外には、減圧熱CVD法を用いることができる。

【0032】次に非晶質珪素膜を1000Åの厚さにプラズマCVD法または減圧熱CVD法で形成する。そして加熱またはレーザー光の照射、またはそれらの併用により非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。ここでは、結晶化を助長する金属元素であるニッケルを溶液に含ませ、この溶液を非晶質珪素膜の表面に塗布することにより、非晶質珪素膜中にニッケル元素を導入する方法を採用する。

【0033】具体的には、酢酸ニッケル塩溶液を非晶質珪素膜の表面に滴下し、スピンドルコートによってニッケルを非晶質珪素膜に接して保持させる状態とし、ニッケルを非晶質珪素膜中に導入した。これら金属元素の導入は、スパッタ法やプラズマCVD法による方法であってもよい。このように結晶化を助長する金属元素であるニッケルが非晶質珪素膜に接する状態において、加熱処理を施すことにより、非晶質珪素膜を結晶化させる。この加熱処理は、450°C～550°Cの温度で4時間～8時間行なえばよい。ここでは、窒素雰囲気中において550°C、4時間の加熱処理を行なう。

【0034】結晶性珪素膜を得たら、パターニングを行い、薄膜トランジスタの活性層を形成する。こうして薄膜トランジスタの活性層103が形成される。この活性層における酸素濃度は、2×10<sup>19</sup>～5×10<sup>19</sup>cm<sup>-3</sup>とすることが望ましい。次にプラズマCVD法により、10～100Åの厚さのSiNxOyで示される薄

膜104を成膜する。ここでは、ジクロールシラン(SiH<sub>2</sub>Cl<sub>2</sub>)を原料ガスとしたプラズマCVD法でSiNxOyで示される薄膜を成膜する。この薄膜104は、水素イオンに対するバリア層として機能するので、緻密なことが必要とされる。ここでは原料ガスとしてジクロールシランを用いたが、SiH<sub>4</sub>とNH<sub>3</sub>とN<sub>2</sub>Oとを原料ガスとして用いてもよい。(図1(A))

【0035】次にプラズマCVD法またはスパッタ法により、酸化珪素膜105を1000Åの厚さに成膜する。この酸化珪素膜は、通常のゲート絶縁膜としての機能を果たす。そして金属や一導電型を有する半導体により、ゲート電極106を形成する。ここでは、リンがヘビードープされたN型の結晶性珪素半導体を用いてゲート電極106を形成する。

【0036】次にゲート電極106をマスクとして、リンイオンの注入を行う。こうして、107と109との領域にリンイオンが注入され、ソース領域107とドレイン領域109とが自己整合的に形成される。また同時にチャネル形成領域108が形成される。その後、レーザー光の照射を行うことにより、ソース107とドレン領域109との活性化とイオンの注入時の損傷のアニールを行う。(図1(B))

【0037】次に層間絶縁膜として酸化珪素膜110を形成し、孔開け工程を経てソース電極111、ドレン電極112を形成し、図1(C)に示す薄膜トランジスタを完成させる。

【0038】図1に示す薄膜トランジスタは、ソース領域107、ドレン領域109、チャネル形成領域108で構成される活性層が、SiNxOy膜で覆われているので、活性層中の水素が外部に拡散することがない。特に、ゲート絶縁膜を構成する酸化珪素膜105と活性層との間には、SiNxOy膜104が存在しているので、ゲート絶縁膜中に水素が拡散してしまうことがなく、特性の劣化のない構成とすることができる。

【0039】【実施例2】図3に本実施例の作製工程の概要を示す。本実施例に示す薄膜トランジスタは、活性層を構成する結晶性珪素半導体層中に水素をイオン注入法またはプラズマドーピング法によって注入し、積極的に活性層中に水素を含有させ、活性層中の不対結合手を中心和することを特徴とする。さらに活性層に注入した水素を閉じ込めるために、SiNxOyで示される薄膜によって活性層の表面を覆ってしまうことを特徴とする。

【0040】本実施例で示す薄膜トランジスタは、アクティブ型の液晶表示装置の画素に配置されるスイッチング素子、液晶表示装置の周辺回路を構成するドライバ回路、その他薄膜集積回路に利用することができる。

【0041】図3に本実施例の作製工程の概略を示す。本実施例においては、基板101としてガラス基板を用いる。まずガラス基板上に下地膜としてSiO<sub>x</sub>N<sub>y</sub>で示される薄膜100を1000Åの厚さにプラズマC

D法で形成する。ここでは、ジクロールシランを用いたプラズマCVD法を用いて成膜を行う。

【0042】次に非晶質珪素膜を1000Åの厚さにプラズマCVD法または減圧熱CVD法で形成する。そして加熱またはレーザー光の照射、またはそれらの併用により非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。ここでは結晶化を助長する触媒元素であるニッケルを酢酸ニッケル塩溶液によって導入する。具体的には、酢酸ニッケル塩溶液を非晶質珪素膜の表面にスピンドルコート法によって塗布することによって、ニッケルを非晶質珪素膜中に導入する。そして550°C、4時間の加熱処理を行なうことにより、非晶質珪素膜を結晶化させる。結晶性珪素膜を得たら、パターニングを行い、薄膜トランジスタの活性層を形成する。こうして薄膜トランジスタの活性層103が形成される。(図3(A))

【0043】結晶性を有する珪素で構成された活性層103が露呈した状態において、水素イオンの注入を行う。ここでは、加速電圧を40KeVとし、ドーズ量を $2 \times 10^{16} \text{ cm}^{-3}$ として、イオン注入を行う。

【0044】こうして、活性層中に水素を含ませ、活性層中の不対結合手を中和し、活性層中の準位を減少させる。なお、注入した水素を活性化させ、その効果を高くするために、300~500°Cの温度で加熱処理を施すことは効果的である。

【0045】次にプラズマCVDにより、10~100Åの厚さのSiNxOyで示される薄膜を成膜する。ここでは、原料ガスとしてジクロールシランを用いたプラズマCVD法によって成膜を行なう。(図3(B))

【0046】次にプラズマCVD法またはスパッタ法により、酸化珪素膜105を1000Åの厚さに成膜する。この酸化珪素膜は、通常のゲート絶縁膜としての機能を果たす。そしてアルミニウムを主成分とする材料を5000Åの厚さに成膜し、該アルミニウムを主成分とする膜を用いてゲート電極113を形成する。さらにこのアルミニウムを主成分とするゲート電極113の周囲に陽極酸化工程において酸化物層114を形成する。この工程は、ゲート電極113を陽極として電解溶液において陽極酸化を行うことによって行われる。ここでは、酸化物層114を2000Å程度の厚さに形成する。この酸化物層114は、後の不純物イオン注入工程においてマスクとなり、その厚さの分でオフセットゲート領域を構成することができる。

【0047】次にゲート電極113とその周囲の酸化物層をマスクとして、リンイオンの注入を行う。そして、107と109との領域にリンイオンが注入され、ソース領域107とドレン領域109とが自己整合的に形成される。また同時にチャネル形成領域108が形成される。さらにこの不純物のイオン注入工程において、オフセットゲート領域115も同時に形成される。その後、レーザー光の照射を行うことにより、ソース107

とドレン領域109との活性化とイオンの注入時の損傷のアニュールを行う。(図3(C))

【0048】次に層間絶縁膜として酸化珪素膜110を形成し、孔開け工程を経てソース電極111、ドレン電極112を形成し、図3(D)に示す薄膜トランジスタを完成させる。

【0049】図3(D)に示す薄膜トランジスタは、ソース領域107、ドレン領域109、チャネル形成領域108で構成される活性層が、その下面、上面、側面がSiOxNyで示される薄膜で覆われている状態となるので、活性層中に水素が閉じ込められ外部に拡散することができない。

【0050】【実施例3】本実施例は、図3に示す実施例2の作製工程において、(A)の工程で行われる水素のイオン注入を行なう代わりに、水素雰囲気において加熱処理を行うことによって、活性層103中に水素を含有させることを特徴とする。

【0051】この活性層103中に水素を含有させる加熱処理は、水素100%または水素と不活性雰囲気との混合雰囲気において、300~500°Cの温度を加えることによって行われる。

【0052】【実施例4】本実施例は、図3に示す実施例2の作製工程において、(A)の工程における水素のイオン注入を行なう代わりに、水素プラズマに活性層103を曝すことによって、活性層103中に水素を含ませることを特徴とする。

【0053】この水素プラズマ処理は、水素の減圧雰囲気中に図3(A)に示す状態の試料を配置し、雰囲気に高周波エネルギーを与えることによって行われる。この水素プラズマ処理において試料を300~500°C程度に加熱することは有効である。

【0054】【実施例5】本実施例は、ゲート絶縁膜上にSiOxNyで示される薄膜を形成することにより、ゲート絶縁膜をSiOxNyで示される薄膜で挟み込んだ構成に関する。図4に本実施例の作製工程を示す。まずガラス基板401の表面に下地膜としてSiOxNyで示される薄膜402を形成する。ここでは、ジクロールシラン(SiH2Cl2)を原料ガスとしたプラズマCVD法を用いて、SiOxNyで示される薄膜402を100Åの厚さに成膜する。

【0055】次に非晶質珪素膜を1000Åの厚さにプラズマCVD法または減圧熱CVD法で形成する。そして非晶質珪素膜上に酢酸ニッケル溶液をスピンドルコート法で塗布し、非晶質珪素膜にニッケル元素を導入する。そして550°C、4時間の加熱処理を施すことにより、非晶質珪素膜を結晶化させる。さらにこの非晶質珪素膜をパターニングすることにより、結晶性珪素膜で構成された活性層403が形成される。もちろんここで非晶質珪素や通常の加熱によって結晶化された結晶性珪素膜、さらにはレーザー光の照射によって結晶化された結晶性珪

11

素膜を用いて活性層を構成してもよい。

【0056】活性層403を形成したら、活性層403の水素化工程を行う。この工程は活性層403に対して水素イオンの注入を行うことによって行われる。この工程は、イオン注入法またはプラズマドーピング法でもって行われる。注入条件は、例えば水素イオンの加速電圧を40KeV、ドーズ量を $2 \times 10^{16} \text{ cm}^{-3}$ とする。こうして活性層403中に水素イオンが注入され、この水素によって珪素の不対結合手が中和される。こうして、活性層403中の欠陥や準位を減少させることができ

る。

【0057】上記活性層403の水素化工程は、水素雰囲気中における加熱処理でもよい。この場合は、常圧または加圧状態の水素雰囲気、または水素を含む雰囲気中において、300～500°Cの温度で加熱処理を施せばよい。

【0058】活性層403の水素化工程の終了後、活性層403を覆って $\text{SiO}_x\text{Ny}$ で示される薄膜404を形成する。この404で示される薄膜もジクロールシラン( $\text{SiH}_2\text{Cl}_2$ )を原料ガスとしたプラズマCVD法を用いて形成する。

【0059】こうして図4(A)に示す状態を得る。この状態において、活性層403は $\text{SiO}_x\text{Ny}$ で示される薄膜でその上面、下面、側面が覆われた状態、即ち活性層は $\text{SiO}_x\text{Ny}$ で示される薄膜でぐるまれた状態とすることができる。この状態において、活性層403は水素化されており、水素を多く含んでいる。そして $\text{SiO}_x\text{Ny}$ で示される薄膜は、活性層中に水素を閉じ込めるバリアの役割を果たしている。

【0060】図4(A)に示す状態を得たら、一導電型を有する珪素を主成分とする膜を5000Åの厚さに減圧熱CVD法で形成する。ここでは、N型の結晶性珪素膜を形成する。そしてパターニングを行うことによりゲート電極406を形成する。そしてゲート電極406をマスクとして不純物イオンの注入をイオンドーピング法またはプラズマドーピング法によって行う。不純物イオンとしては、Nチャネル型の薄膜トランジスタを形成するのであればリンを用い、Pチャネル型の薄膜トランジスタを形成するのであればボロンを用いる。ここでは、Nチャネル型の薄膜トランジスタを形成するために、リンをイオン注入法によってイオン注入する。

【0061】上記イオン注入工程において、ソース領域408とドレイン領域410とが自己整合的に形成される。また同時にチャネル形成領域409も自己整合的に形成される。その後、イオンの衝撃によって非晶質化された活性層のアニール(再結晶化)と注入された不純物イオンの活性化のためにレーザー光の照射を行う。レーザー光としては、例えばXeC1エキシマレーザーを用いる。この工程で、ソース領域408とドレイン領域410との再結晶化とこの領域に注入された不純物の活性

12

化が行われる。

【0062】ソース／ドレイン領域のアニールと活性化のためのレーザー光の照射工程終了後、 $\text{SiO}_x\text{Ny}$ で示される薄膜407を形成する。 $\text{SiO}_x\text{Ny}$ で示される薄膜407は、ジクロールシランを用いたプラズマCVD法によって行われる。

【0063】こうして図4(B)に示す状態を得る。その後プラズマCVD法を用いて層間絶縁膜411として酸化珪素膜を形成する。この際、 $\text{SiO}_x\text{Ny}$ で示される薄膜407の作用によって、ゲート絶縁膜405中に水素が進入することを防ぐことができる。

【0064】そして孔開け工程を経て、ソース電極412とドレイン電極413とを形成する。ソース／ドレイン電極は、アルミニウム等の適当な金属を用いて形成すればよい。こうして、図4(C)に示すように薄膜トランジスタを完成させる。

【0065】〔実施例6〕本実施例は、図5(A)に示す構成に本明細書で開示する発明を利用した例である。

図5(A)に示す薄膜トランジスタは、ガラス基板501上に形成されている。図5(A)に示すのは、ガラス基板501上に形成された下地膜を構成する $\text{SiO}_x\text{Ny}$ で示される薄膜502、チャネル形成領域を構成する半導体層503、一導電型を有する半導体層であるソース領域504とドレイン領域505、 $\text{SiO}_x\text{Ny}$ で示される薄膜506、酸化珪素膜で構成されたゲート絶縁膜507、ゲート電極508を有している。

【0066】半導体層503は結晶化を助長する触媒元素の作用によって結晶化されている。チャネル形成領域を構成する半導体層503とソース領域を構成する半導体層504とドレイン領域を構成する半導体層505は、下面に $\text{SiO}_x\text{Ny}$ で示される薄膜502が、上面及び側面が $\text{SiO}_x\text{Ny}$ で示される薄膜506が形成されているので、これら半導体層中に水素や結晶化を助長する金属元素を閉じ込めることができる。そして、活性層中に存在する水素や金属元素がゲート絶縁膜507に侵入することを防ぐことができる。

【0067】〔実施例7〕本実施例は、図5(B)に示す構成に本明細書で開示する発明を利用した例である。

図5(B)に示す薄膜トランジスタは、ガラス基板509上に形成されている。図5(B)に示すのは、ガラス基板509上に形成された下地膜を構成する $\text{SiO}_x\text{Ny}$ で示される薄膜510、ゲート電極511、酸化珪素で構成されるゲート絶縁膜512、 $\text{SiO}_x\text{Ny}$ で示される薄膜513、チャネル形成領域が形成される半導体層514、ソース領域となる半導体層515、ドレイン領域となる半導体層516を有している。

【0068】半導体層514は非晶質珪素で構成されている。図5(B)に示す構成においては、ゲート絶縁膜512の周囲が $\text{SiO}_x\text{Ny}$ で示される薄膜513によって覆われているので、ゲート絶縁膜512中に半導体

10

20

30

40

40

50

## 13

層514から水素が侵入しない構成とすることができます。特に半導体層514として非晶質珪素を用いた場合には、半導体層514に多量の水素が含まれることになるので、 $\text{SiO}_x\text{Ny}$ で示される薄膜513の作用で、ゲート絶縁膜512に水素が侵入しないようにすることは重要である。

## 【0069】

【発明の効果】本明細書に開示する発明を利用することで、活性層中には水素を含有させ、ゲート絶縁膜中にはなるべく水素を含有させないという事項を両立させることができ、高性能で電気的にも安定性の優れた薄膜トランジスタを得ることができる。

## 【図面の簡単な説明】

【図1】実施例の作製工程を示す。

【図2】従来の薄膜トランジスタの構成を示す。

【図3】実施例の作製工程を示す。

【図4】実施例の作製工程を示す。


【図5】実施例の作製工程を示す。

## 【符号の説明】


- |     |                                 |
|-----|---------------------------------|
| 101 | ガラス基板                           |
| 102 | 窒化珪素膜                           |
| 103 | 活性層                             |
| 104 | $\text{SiO}_x\text{Ny}$ で示される薄膜 |
| 105 | 酸化珪素膜(ゲート絶縁膜)                   |
| 106 | ゲート電極                           |
| 107 | ソース領域                           |
| 108 | チャネル形成領域                        |
| 109 | ドレイン領域                          |
| 110 | 層間絶縁膜                           |

- |     |                                 |                                 |
|-----|---------------------------------|---------------------------------|
| 111 | ソース電極                           |                                 |
| 112 | ドレイン電極                          |                                 |
| 113 | ゲート電極                           |                                 |
| 114 | 酸化物層                            |                                 |
| 115 | オフセットゲート領域                      |                                 |
| 100 | $\text{SiO}_x\text{Ny}$ で示される薄膜 |                                 |
| 201 | ガラス基板                           |                                 |
| 202 | 酸化珪素膜                           |                                 |
| 203 | ソース領域                           |                                 |
| 10  | 204                             | チャネル形成領域                        |
|     | 205                             | ドレイン領域                          |
|     | 206                             | ゲート電極                           |
|     | 207                             | 層間絶縁膜                           |
|     | 208                             | ソース電極                           |
|     | 209                             | ドレイン電極                          |
|     | 401                             | ガラス基板                           |
|     | 402                             | $\text{SiO}_x\text{Ny}$ で示される薄膜 |
|     | 403                             | 活性層                             |
|     | 404                             | $\text{SiO}_x\text{Ny}$ で示される薄膜 |
| 20  | 405                             | 酸化珪素膜(ゲート絶縁膜)                   |
|     | 406                             | ゲート電極                           |
|     | 407                             | $\text{SiO}_x\text{Ny}$ で示される薄膜 |
|     | 408                             | ソース領域                           |
|     | 409                             | チャネル形成領域                        |
|     | 410                             | ドレイン領域                          |
|     | 411                             | 層間絶縁膜                           |
|     | 412                             | ソース電極                           |
|     | 413                             | ドレイン電極                          |


【図2】




【図5】



【図1】



【図3】



【図4】

